| AR | Регистр результата АЛУ |
| AF | Регистр обратной связи АЛУ |
| MX0, MX1, MY0, MY1 | Входные регистры умножителя MAC |
| MR0, MR1, MR2 | Регистры результата умножителя |
| MF | Регистр обратной связи умножителя |
| SI | Входной регистр устройства сдвига Shifter |
| SE | Регистр экспоненты устройства сдвига |
| SR0, SR1 | Регистры результата устройства сдвига |
| SB | Регистр блочного сдвига (используется в блочных операциях с плавающей точкой) |
| PX | Регистр шинного обмена памяти программ PM с памятью данных DM |
| I0–I7 | Индексные регистры генераторов адреса DAG |
| M0–M7 | Регистры модификации DAG |
| L0–L7 | Регистры длины DAG (для циклических буферов) |
| PC | Программный счетчик |
| CNTR | Счетчик циклов |
| ASTAT | Регистр арифметического статуса |
| MSTAT | Регистр статуса режима |
| SSTAT | Регистр статуса стека |
| IMASK | Регистр маски прерываний |
| ICNTL | Регистр режимов управления прерываниями |
| RX0, RX1 | Регистры приема данных последовательных портов SPORT |
| TX0, TX1 | Регистры передачи данных последовательных портов SPORT |
Набор команд ADSP-2181 совместим вверх с набором команд ADSP-21XX, поэтому, программы, написанные для ADSP-21XX, могут выполняться на ADSP-2181 с минимальными изменениями. Процессор ADSP-2181 имеет ряд дополнительных команд. Каждая команда может быть выполнена отдельно в своем такте. Кроме того, система команд позволяет выполнять за один такт процессора многофункциональные команды.
Язык ассемблера позволяет использовать в командах арифметические или логические выражения. Список этих выражений и выполняемых с их помощью действий приведен в табл. 13.2.
Таблица 13.2
