| 000 | DR | R/W | 000-001 | Data Register |
| 000 | ECPAFIFO | R/W | 011 | ЕСР Address FIFO |
| 001 | SR | R/W | Все | Status Register |
| 002 | CR | R/W | Все | Control Register |
| 400 | SDFIFO | R/W | 010 | Parallel Port Data FIFO |
| 400 | ECPDFIFO | R/W | 011 | ECP Data FIFO |
| 400 | TFIFO | R/W | 110 | Test FIFO |
| 400 | ECPCFGA | R | 111 | Configuration Register A |
| 401 | ECPCFGB | R/W | 111 | Configuration Register В |
| 402 | ECR | R/W | Все | Extended Control Register |
¹ Регистры доступны только в данных режимах (указаны значения бит 7–5 регистра ECR)
Каждому режиму ЕСР соответствуют (и доступны) свои функциональные регистры. Переключение режимов осуществляется записью в регистр ECR. «Дежурными» режимами, включаемыми по умолчанию, являются 000 или 001. В любом из них работает полубайтный режим ввода. Из этих режимов всегда можно переключиться в любой другой, но из старших режимов (010–111) переключение возможно только в 000 или 001. Для корректной работы интерфейса перед выходом из старших режимов необходимо дождаться завершения обмена по прямому доступу и очистки FIFO-буфера.
В
В CR.5.
Ack# (запрос одиночного байта «не интересует» драйвер быстрого блочного вывода).
команд, передаваемых в ПУ, помещается в FIFO-буфер через регистры ECPDFIFO и ECPAFIFO соответственно. Из FIFO они выводятся с соответствующим признаком цикла (состояние линии HostAck). Принимаемый поток данных от ПУ извлекается из FIFO-буфера через регистр ECPDFIFO. Получение адреса в командном цикле от ПУ не предусматривается. Обмен с регистром ECPDFIFO может производиться и по каналу DMA.
ЕСPAFIFO записывается байт, у которого младшие 7 бит содержат счетчик
