существенно проще, чем коммутация 4-10 линий параллельной идентификации. На разъем модулей DIMM- 168 выведены 3 бита адреса SA[0:2], что позволяет разводкой этих выводов адресовать до восьми модулей с объединенными линиями синхронизации и данных. При необходимости расширения следующие восемь модулей потребуют от контроллера (чипсета) еще только одной двунаправленной или выходной линии. Адрес в SO DIMM-144 фиксирован, так что двухпроводный интерфейс позволяет опрашивать только один модуль, а каждый следующий модуль потребует по одной дополнительной линии.
Таблица 7.6. Назначение байт последовательной идентификации
| Байт | Назначение |
|---|---|
| Стандартизованная информация о микросхеме | |
| 0 | Число записанных байт конфигурационной памяти |
| 1 | Разрядность адреса микросхемы Serial PD (определяет объем конфигурационной памяти: 1–2 байта, 2–4 байта, 0Dh — 8 Кбайт) |
| 2 | Тип памяти: 00 — резерв, 01 — Std FPM, 02 — EDO, 03 — Pipelined Nibble (BEDO), 04 —SDRAM |
| 3 | Количество бит адреса строк в банке 1 (биты 0–3) и банке 2 (биты 4–7) по модулю 16 (0 — не определено, 1–1 или 16,2–2 или 17 и т. д.) Если банки одинаковые, то биты 4–7 нулевые |
| 4 | Количество бит адреса столбцов (аналогично предыдущему) |
| 5 | Количество банков (рядов микросхем) |
| 6-7 | Разрядность данных с учетом контрольных бит (если менее 255, байт 7–0) |
| 8 | Уровень напряжения интерфейса: 0 — 7TL/5B, 01 —LVTTL (не допускает 5 В), 02 — HSTL 1.5, 03 — SSTL 3.3,04 — SSTL 2.5 |
| 9 | Для DRAM — RAS Access time (в наносекундах). Для SDRAM — минимальное время цикла (Tclk) для максимального значения CL (десятые доли не в BCD-коде) |
| 10 | Для DRAM — CAS Access time (в наносекундах). Для SDRAM — время доступа относительно тактового импульса (Тас) аналогично предыдущему |
| 11 | Схема контроля: 00 — Non-Parity, 01 — Parity, 02 — ЕСС |
| 12 | Частота (тип) регенерации: 00 — Normal (распределенный цикл 156 мкс), 01 — Reduced 0.25х (39 мкс), 02 — Reduced 0.5х (78 мкс), 03 — Extended 2x (313 мкс), 04 — Extended 4x (625 мкс), 05 — Extended 8x (125 мкс). Бит 7 является признаком саморегенерации (биты 6:0 кодируют те же периоды) |
| 13 | Разрядность микросхем основной памяти, бит. Бит 7 равен 1, если имеется второй банк с удвоенной разрядностью микросхем. Если банк один или оба банка одинаковы, бит 7 равен 0 |
| 14 | Разрядность микросхем контрольных разрядов, бит (аналогично) |
| 15-30 | Детальное описание временных и организационных параметров SDRAM |
| 31 | Объемы банков (рядов микросхем): бит 0–4 Мбайт, бит 1–8 Мбайт, бит 7 — 512 Мбайт, единичное значение устанавливается в одном или нескольких (двух) битах |
| 32-35 | Время предварительной установки и удержания входных сигналов |
Вы читаете Аппаратные интерфейсы ПК. Энциклопедия
