| Разряд | Исходное состояние | Назначение |
|---|---|---|
| 15 | 0 | Принудительная установка прерывания -IRQ2 |
| 14 | 0 | Принудительная установка прерывания передатчика SPORT0 |
| 13 | 0 | Принудительная установка прерывания приемника SPORT0 |
| 12 | 0 | Принудительная установка прерывания -IRQE |
| 11 | 0 | Принудительная установка прерывания BDMA |
| 10 | 0 | Принудительная установка прерывания передатчика SPORT1 или -IRQ1 |
| 9 | 0 | Принудительная установка прерывания приемника SPORT0 или -IRQ0 |
| 8 | 0 | Принудительная установка прерывания таймера |
| 7 | 0 | Сброс прерывания -IRQ2 |
| 6 | 0 | Сброс прерывания передатчика SPORT0 |
| 5 | 0 | Сброс прерывания приемника SPORT0 |
| 4 | 0 | Сброс прерывания -IRQE |
| 3 | 0 | Сброс прерывания BDMA |
| 2 | 0 | Сброс прерывания передатчика SPORT1 или -IRQ1 |
| 1 | 0 | Сброс прерывания приемника SPORT0 или -IRQ0 |
| 0 | 0 | Сброс прерывания таймера |
X — произвольное состояние после сброса.
Блок арифметико-логического устройства ALU включает в себя:
• два 16-разрядных регистра операндов AX0 и AX1;
• два 16-разрядных регистра операндов AY0 и AY1;
• один 16-разрядный регистр результата AR;
• один 16-разрядный регистр обратной связи AF.
Все эти регистры имеют своих двойников — теневые регистры, изображенные на рисунке программно-логической модели процессора в виде теней. Переключение между основными и теневыми регистрами производится программно. Блок умножителя MAC включает в себя:
• два 16-разрядных регистра операндов MX0 и MX1;
